

Fakultet tehničkih nauka, Novi Sad
 Departman za računarstvo i automatiku
 Odsek za računarsku tehniku i računarske komunikacije

II Kolokvijum I grupa

Logičko projektovanje računarskih sistema I 25.1.2014

Zadatak se radi 60 minuta

NAPOMENA:


Za potrebe kolokvijuma koristiti direktorijum C:\Temp\LPRS1_RAXXX_20YY\KOL2, gde XXX broj indeksa, a YY godina upisa. Rešenje zadatka treba da se nalazi u tom direktorijumu.

ZADATAK:

Za četvorobitni mikroprocesor prikazan na Slici 1 potrebno je isprojektovati sledeće module:

- Upravljačku jedinicu
- Modul na vrhu hijerarhije

Moduli aritmetičko-logička jedinica, Registar, Multiplekser i Dekoder, već su opisani i dati u prilogu.



Slika 1: Blok šema mikroprocesora

Upravljačka jedinica procesora treba da realizuje algoritam prikazan na slici 3. Upravljačka reč procesora je prikazana na slici 2. Bit S[9] upravljačke reči predstavlja dozvolu rada za dekoader.

S ₉	S ₈	S ₇	S ₆	S ₅	S ₄	S ₃	S ₂	S ₁	S ₀
----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------	----------------

Slika 2: Upravljačka reč mikroprocesora


Aritmetičko Logička Jedinica (ALJ) izvršava funkcije opisane Tabelom 1. Tabela 2 prikazuje funkcije preostalih delova mikroprocesora.

S ₆	S ₅	S ₄	F
0	0	0	A+B
0	0	1	A-B
0	1	0	A+1
0	1	1	A-1
1	0	0	ashr(A)
1	0	1	ashl(A)
1	1	0	A shr
1	1	1	A shl

Tabela 1: Funkcije koje realizuje ALJ

	A		B		D	
Binarni kod	S ₁	S ₀	S ₃	S ₂	S ₈	S ₇
00	A ← R0		B ← X		R0 ← F	
01	A ← R1		B ← R1		R1 ← F	
10	A ← R2		B ← R2		R2 ← F	
11	A ← R3		B ← R3		R3 ← F	

Tabela 2: Opis funkcija pojedinih delova mikroprocesora



Slika 3: Mikroprogram koji treba da izvršava UJ

Funkciju realizovanog sistema proveriti simulacijom koristeći VHDL testbench. Simulacija treba da obuhvati prolaz kroz sve grane realizacije definisanog algoritma.

NAPOMENA:

U rešenju priložiti

- VHDL kod realizovanih modula (u obliku izvornog koda na računaru), 85 poena
- Testbench u vidu VHDL koda 5 poena
- Vremenski dijagram sa ilustracijom SVIH prelazaka stanja upravljačke jedinice (u vidu simulacije VHDL koda na računaru). 10 poena